[Fortinet-Fortgate] NP6 and NP6lite Acceleration
NP6 및 NP6lite 네트워크 프로세서는 FortiGate CPU에서 통신 세션을 오프로드하여 빠른 경로 가속화를 제공합니다. 새 세션의 첫 번째 패킷이 다른 FortiGate 인터페이스와 연결된 세션과 마찬가지로 NP6 프로세서에 연결된 인터페이스에서 수신되면 세션이 보안 정책과 일치하는 FortiGate CPU로 전달됩니다. 보안 정책에서 세션을 수락하고 세션을 오프로드 할 수있는 경우 세션 키는 패킷을 수신 한 NP6 프로세서에 복사됩니다. 세션의 나머지 모든 패킷은 NP6 프로세서에 의해 차단되어 FortiGate CPU를 통과하지 않고 FortiGate 장치에서 대상으로 빠르게 경로 지정됩니다. 그 결과 NP6 프로세서가 제공하는 향상된 네트워크 성능과 네트워크 처리 부하가 CPU에서 제거됩니다.
-
NP6lite 프로세서는 NP6 프로세서와 동일한 아키텍처 및 기능을 갖습니다. NP6Lite 프로세서를 참조하십시오 . 이 문서에서 NP6 프로세서에 대한 모든 설명은 별도의 언급이없는 한 NP6lite 보유자에게 적용될 수 있습니다.
세션 키 (및 IPsec SA 키)는 세션을 시작한 패킷을 수신 한 인터페이스에 연결된 NP6 프로세서의 메모리에 저장됩니다. 모든 세션은 다른 NP6에 연결된 인터페이스를 통해 FortiGate 장치를 빠져 나가더라도 빠르게 진행되고 가속화됩니다. 오프로드가 수신 NP6에 의해 수행되므로 올바른 인터페이스 쌍을 얻는 데 의존하지 않습니다.
이를 가능하게하는 핵심은 NP6과 FortiGate 장치 인터페이스를 함께 연결하는 ISF (Integrated Switch Fabric)입니다. NP6 프로세서가 장착 된 많은 FortiGate 장치에도 ISF가 있습니다. ISF는 모든 포트 연결을 허용합니다. 모든 포트와 NP6은 ISF를 통해 서로 통신 할 수 있습니다. 동일한 ISF에 연결된 인터페이스에서 트래픽이 들어오고 나가는 한 특별한 수신 및 송신 빠른 경로 요구 사항이 없습니다.
FortiGate-1000D와 같은 일부 FortiGate 장치에는 ISF로 연결되지 않은 여러 NP6 프로세서가 포함되어 있습니다. ISF가 없으므로 빠른 경로 가속은 동일한 NP6 프로세서에 연결된 인터페이스 사이에서만 지원됩니다. ISF는 약간의 대기 시간을 도입하므로 ISF가없는 모델은 동일한 NP6 프로세서에 연결된 네트워크 인터페이스간에 대기 시간이 짧은 네트워크 가속을 제공합니다.
각 NP6은 4 x 10 Gbps XAUI 또는 QSGMII (Quad Serial Gigabit Media Independent Interface) 인터페이스 또는 3 x 10 Gbps 및 16 x 1 Gbps XAUI 또는 QSGMII 인터페이스를 사용하여 최대 40Gbps의 처리량을 갖습니다.
NP6Lite는 NP6과 같은 방식으로 작동합니다. 더 가벼운 버전 인 NP6Lite는 NP6보다 용량이 적습니다. NP6lite 최대 처리량은 2x QSGMII 및 2x 감소 기가비트 미디어 독립 인터페이스 (RGMII) 인터페이스를 사용하여 10Gbps 입니다.
명심해야 할 두 가지 제한 사항이 있습니다.
- 각 NP6 프로세서의 용량 개별 NP6 프로세서는 천만에서 천오백 만 사이의 세션을 지원할 수 있습니다. 이 수는 프로세서의 메모리 양에 따라 제한됩니다. NP6 프로세서가 세션 제한에 도달하면 제한을 초과 한 세션이 CPU로 전송됩니다(CPU로 전송 되지만 최대 처리량은 초과 할 수 없음). NP6 프로세서 간에 수신 세션을 고르게 분배하여 이 문제를 피할 수 있습니다. 이를 위해서는 어떤 인터페이스가 어떤 NP6 프로세서에 연결되는지 파악하고 들어오는 트래픽을 적절히 분배해야 합니다.
- 일부 FortiGate 장치의 NP6 프로세서는 ISF를 제거하는 NP 직접 기술을 사용합니다. 결과적으로 대기 시간이 매우 짧지 만 프로세서 간 연결이 없어서 오프로드 할 트래픽이 동일한 NP 프로세서에 연결된 인터페이스를 통해 FortiGate로 들어오고 나가도록 해야 합니다.
ex) FGT-300E Fast path architecture
